// Copyright (c) Huawei Technologies Co., Ltd. 2021-2022. All rights reserved.
// File name     :  sllc_reg_offset.h
// Project line  :  Platform And Key Technologies Development
// Department    :  CAD Development Department
// Author        :  xxx
// Version       :  1.0
// Date          :  2020/9/28
// Description   :  The description of xxx project
// Others        :  Generated automatically by nManager V5.1
// History       :  2022/09/24 17:39:48 Create file
// ******************************************************************************

#ifndef __SLLC_REG_OFFSET_H__
#define __SLLC_REG_OFFSET_H__

#define SLLC_CFG_BASE_ADDR      (0x90A80000ULL)

/* sllc_core_regs Base address of Module's Register */
#define CSR_SLLC_CORE_REGS_BASE                     (SLLC_CFG_BASE_ADDR)

/******************************************************************************/
/*                      sllc_core_regs Registers' Definitions                            */
/******************************************************************************/

#define CSR_SLLC_CORE_REGS_SLLC_LINK_CFG_REG                     (CSR_SLLC_CORE_REGS_BASE + 0x0)    /* SLLC断链配置静态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_FLITPEND_CFG_REG          (CSR_SLLC_CORE_REGS_BASE + 0x100)  /* SLLC调度配置（是否看flitpend提前调度） */
#define CSR_SLLC_CORE_REGS_SLLC_SCH_CFG_REG                      (CSR_SLLC_CORE_REGS_BASE + 0x200)  /* SLLC PHY Tx进行Flit调度时，各个通道的权重配置动态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_CRD_RET_CFG_REG           (CSR_SLLC_CORE_REGS_BASE + 0x480)  /* 控制本端SLLC返还credit给对端SLLC静态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_FLITPEND_CFG_REG          (CSR_SLLC_CORE_REGS_BASE + 0x600)  /* 强行拉高Skyros Tx的flitpend */
#define CSR_SLLC_CORE_REGS_SLLC_PG_ID_TRANS_EN_REG               (CSR_SLLC_CORE_REGS_BASE + 0x680)  /* 对于去本Totem L3T/L3D的req pkt，配置是否对tgtid进行partial good转换 */
#define CSR_SLLC_CORE_REGS_SLLC_THROTTLE_CONTINUOUS_TH_LOW_REG   (CSR_SLLC_CORE_REGS_BASE + 0x700)  /* THROTTLE_CONTINUOUS低水线配置（SLLC接收来自Ring的报文的能力低于低水线，触发Ring的持续反压）静态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_THROTTLE_CONTINUOUS_TH_HIGH_REG  (CSR_SLLC_CORE_REGS_BASE + 0x704)  /* THROTTLE_CONTINUOUS高水线配置（SLLC接收来自Ring的报文的能力高于高水线，解除Ring的持续反压）静态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_THROTTLE_PERIODIC_TH_LOW_REG     (CSR_SLLC_CORE_REGS_BASE + 0x708)  /* THROTTLE_PERIODIC低水线配置（SLLC缓存发往Ring的报文的能力低于低水线，触发Ring的周期性反压）静态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_THROTTLE_PERIODIC_TH_HIGH_REG    (CSR_SLLC_CORE_REGS_BASE + 0x70C)  /* THROTTLE_PERIODIC高水线配置（SLLC缓存发往Ring的报文的能力高于高水线，解除Ring的周期性反压）静态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_MSG_CFG0_REG                     (CSR_SLLC_CORE_REGS_BASE + 0x780)  /* SLLC消息传递配置0动态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_MSG_CFG1_REG                     (CSR_SLLC_CORE_REGS_BASE + 0x784)  /* SLLC消息传递配置1动态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_SYS_MAGIC_WORD_REG               (CSR_SLLC_CORE_REGS_BASE + 0x7F0)  /* SLLC_SYS_MAGIC_WORD动态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_INT0_SRC_REG                     (CSR_SLLC_CORE_REGS_BASE + 0x800)  /* 原始中断状态（屏蔽前）此处的中断都认为是致命错误，即FE中断（除了int_phy_rx_flit_1bit_ecc_err是可恢复错误，即CE中断）。 */
#define CSR_SLLC_CORE_REGS_SLLC_INT0_MSK_REG                     (CSR_SLLC_CORE_REGS_BASE + 0x804)  /* 中断屏蔽动态配置软件在上电复位后，请先清中断，再关闭中断屏蔽。 */
#define CSR_SLLC_CORE_REGS_SLLC_INT0_ST_REG                      (CSR_SLLC_CORE_REGS_BASE + 0x808)  /* 中断状态（屏蔽后） */
#define CSR_SLLC_CORE_REGS_SLLC_INT0_CLR_REG                     (CSR_SLLC_CORE_REGS_BASE + 0x80C)  /* 中断清除动态写1清零软件在上电复位后，请先清中断。 */
#define CSR_SLLC_CORE_REGS_SLLC_ECO0_REG                         (CSR_SLLC_CORE_REGS_BASE + 0xC00)  /* ECO寄存器0 */
#define CSR_SLLC_CORE_REGS_SLLC_ECO1_REG                         (CSR_SLLC_CORE_REGS_BASE + 0xC04)  /* ECO寄存器1 */
#define CSR_SLLC_CORE_REGS_SLLC_ECO2_REG                         (CSR_SLLC_CORE_REGS_BASE + 0xC08)  /* ECO寄存器2注意：Hi1383 Infinite SLLC中此寄存器有特殊作用。 */
#define CSR_SLLC_CORE_REGS_SLLC_ECO3_REG                         (CSR_SLLC_CORE_REGS_BASE + 0xC0C)  /* ECO寄存器3 */
#define CSR_SLLC_CORE_REGS_SLLC_SYS_VERSION_REG                  (CSR_SLLC_CORE_REGS_BASE + 0xC10)  /* SLLC_SYS_VERSION */
#define CSR_SLLC_CORE_REGS_SLLC_CORE_CNT_EN_REG                  (CSR_SLLC_CORE_REGS_BASE + 0x1040) /* DFX配置动态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_CORE_CNT_CLR_REG                 (CSR_SLLC_CORE_REGS_BASE + 0x1044) /* DFX配置（该寄存器只在样片定位时使用，其他时候请不要配置）动态配置 */
#define CSR_SLLC_CORE_REGS_SLLC_LINK_ST_REG                      (CSR_SLLC_CORE_REGS_BASE + 0x1100) /* SLLC断链状态 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_CRD_NUM_REG               (CSR_SLLC_CORE_REGS_BASE + 0x1240) /* SLLC Skyros Rx的L-Credit数量 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_FIFO_POS_NUM_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1244) /* SLLC Skyros Rx的的FIFO空位 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_FIFO_ST_REG               (CSR_SLLC_CORE_REGS_BASE + 0x1248) /* SLLC Skyros Rx中，缓存Skyros Packet的同步FIFO（来自Ring Skyros Tx） */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_REQ_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1280) /* SLLC Skyros Rx接收Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_SNP_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1288) /* SLLC Skyros Rx接收Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_RSP_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1290) /* SLLC Skyros Rx接收Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_DAT_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1298) /* SLLC Skyros Rx接收Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_REQ_FIFO_FULL_CNT_REG     (CSR_SLLC_CORE_REGS_BASE + 0x12A0) /* SLLC Skyros Rx缓存Ring Packet的FIFO的写满计数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满终止 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_SNP_FIFO_FULL_CNT_REG     (CSR_SLLC_CORE_REGS_BASE + 0x12A8) /* SLLC Skyros Rx缓存Ring Packet的FIFO的写满计数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_RSP_FIFO_FULL_CNT_REG     (CSR_SLLC_CORE_REGS_BASE + 0x12B0) /* SLLC Skyros Rx缓存Ring Packet的FIFO的写满计数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_RX_DAT_FIFO_FULL_CNT_REG     (CSR_SLLC_CORE_REGS_BASE + 0x12B8) /* SLLC Skyros Rx缓存Ring Packet的FIFO的写满计数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_TX_CRD_NUM_REG               (CSR_SLLC_CORE_REGS_BASE + 0x1440) /* SLLC PHY Tx的credit数量 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_TX_REQ_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1480) /* PHY Tx发送Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_TX_SNP_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1488) /* PHY Tx发送Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_TX_RSP_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1490) /* PHY Tx发送Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_TX_DAT_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1498) /* PHY Tx发送Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_TX_FLIT_CNT_REG              (CSR_SLLC_CORE_REGS_BASE + 0x14A0) /* PHY Tx发送Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_CRD_NUM_REG               (CSR_SLLC_CORE_REGS_BASE + 0x1540) /* SLLC PHY Rx的credit数量 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_REQ_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1580) /* PHY Rx接收Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_SNP_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1588) /* PHY Rx接收Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_RSP_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1590) /* PHY Rx接收Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_DAT_FLIT_CNT_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1598) /* PHY Rx接收Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_FLIT_CNT_REG              (CSR_SLLC_CORE_REGS_BASE + 0x15A0) /* PHY Rx接收Flit计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_PHY_RX_FLIT_1BIT_ECC_ERR_CNT_REG (CSR_SLLC_CORE_REGS_BASE + 0x15E0) /* PHY Rx接收Flit中出现1bit ECC的次数不受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_RING_CRD_NUM_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1740) /* SLLC Skyros Tx的L-Credit数量（上ring环） */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_FASTJUMP_CRD_NUM_REG      (CSR_SLLC_CORE_REGS_BASE + 0x1744) /* SLLC Skyros Tx的L-Credit数量（不上ring环，快跳到另一个sllc） */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_FIFO_POS_NUM_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1748) /* SLLC Skyros Tx的FIFO空位 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_FIFO_ST_REG               (CSR_SLLC_CORE_REGS_BASE + 0x174C) /* SLLC Skyros Tx中，缓存Skyros Packet的同步FIFO（发往Ring Skyros Tx） */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_REQ_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1780) /* SLLC Skyros Tx发送Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_SNP_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1788) /* SLLC Skyros Tx发送Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_RSP_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1790) /* SLLC Skyros Tx发送Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_SKY_TX_DAT_PKT_CNT_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1798) /* SLLC Skyros Tx发送Packet计数器受sllc_core_cnt_en控制不受sllc_core_cnt_clr控制溢出卷绕 */
#define CSR_SLLC_CORE_REGS_SLLC_REQ_THROTTLE_CONTINUOUS_CNT_REG  (CSR_SLLC_CORE_REGS_BASE + 0x1880) /* SLLC指示本DIE的RING进行持续VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_SNP_THROTTLE_CONTINUOUS_CNT_REG  (CSR_SLLC_CORE_REGS_BASE + 0x1888) /* SLLC指示本DIE的RING进行持续VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_RSP_THROTTLE_CONTINUOUS_CNT_REG  (CSR_SLLC_CORE_REGS_BASE + 0x1890) /* SLLC指示本DIE的RING进行持续VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_DAT_THROTTLE_CONTINUOUS_CNT_REG  (CSR_SLLC_CORE_REGS_BASE + 0x1898) /* SLLC指示本DIE的RING进行持续VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_REQ_THROTTLE_PERIODIC_CNT_REG    (CSR_SLLC_CORE_REGS_BASE + 0x18A0) /* SLLC指示本DIE的RING进行周期性VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_SNP_THROTTLE_PERIODIC_CNT_REG    (CSR_SLLC_CORE_REGS_BASE + 0x18A8) /* SLLC指示本DIE的RING进行周期性VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_RSP_THROTTLE_PERIODIC_CNT_REG    (CSR_SLLC_CORE_REGS_BASE + 0x18B0) /* SLLC指示本DIE的RING进行周期性VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_SLLC_DAT_THROTTLE_PERIODIC_CNT_REG    (CSR_SLLC_CORE_REGS_BASE + 0x18B8) /* SLLC指示本DIE的RING进行周期性VC反压的次数受sllc_core_cnt_en控制受sllc_core_cnt_clr控制计满保持 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_EN_REG                 (CSR_SLLC_CORE_REGS_BASE + 0x1A00) /* RingBIST 发送使能 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_NUM_L_REG              (CSR_SLLC_CORE_REGS_BASE + 0x1A04) /* RingBIST发包数量寄存器低32位 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_NUM_H_REG              (CSR_SLLC_CORE_REGS_BASE + 0x1A08) /* RingBIST发包数量寄存器高32位 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_CTRL_REG               (CSR_SLLC_CORE_REGS_BASE + 0x1A0C) /* RingBIST发包控制寄存器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_FLIT_CFG_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A10) /* RingBIST发包FlIT控制寄存器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_FINISH_REG             (CSR_SLLC_CORE_REGS_BASE + 0x1A14) /* RingBIST发包结束指示寄存器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_REQ_CNT_L_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A18) /* RingBIST REQ通道未发送低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_REQ_CNT_H_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A1C) /* RingBIST REQ通道未发送高位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_RSP_CNT_L_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A20) /* RingBIST RSP通道未发送低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_RSP_CNT_H_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A24) /* RingBIST RSP通道未发送高位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_SNP_CNT_L_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A28) /* RingBIST SNP通道未发送低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_SNP_CNT_H_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A2C) /* RingBIST SNP通道未发送高位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_DAT_CNT_L_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A30) /* RingBIST DAT通道未发送低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_SEND_DAT_CNT_H_REG          (CSR_SLLC_CORE_REGS_BASE + 0x1A34) /* RingBIST DAT通道未发送高位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_EN_REG                  (CSR_SLLC_CORE_REGS_BASE + 0x1A38) /* RingBIST接收使能寄存器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_NUM_L_REG               (CSR_SLLC_CORE_REGS_BASE + 0x1A3C) /* RingBIST收包数量寄存器低32位 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_NUM_H_REG               (CSR_SLLC_CORE_REGS_BASE + 0x1A40) /* RingBIST收包数量寄存器高32位 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_CTRL_REG                (CSR_SLLC_CORE_REGS_BASE + 0x1A44) /* RingBIST收包控制寄存器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_FLIT_CFG_REG            (CSR_SLLC_CORE_REGS_BASE + 0x1A48) /* RingBIST收到FLIT控制寄存器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_RESULT_REG              (CSR_SLLC_CORE_REGS_BASE + 0x1A4C) /* RingBIST收包比对结果寄存器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_REQ_CNT_L_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A50) /* RingBIST REQ通道未接收低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_REQ_CNT_H_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A54) /* RingBIST REQ通道未接收高位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_RSP_CNT_L_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A58) /* RingBIST RSP通道未接收低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_RSP_CNT_H_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A5C) /* RingBIST RSP通道未接收高位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_SNP_CNT_L_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A60) /* RingBIST SNP通道未接收低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_SNP_CNT_H_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A64) /* RingBIST SNP通道未接收高位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_DAT_CNT_L_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A68) /* RingBIST DAT通道未接收低位计数器 */
#define CSR_SLLC_CORE_REGS_RING_BIST_RCV_DAT_CNT_H_REG           (CSR_SLLC_CORE_REGS_BASE + 0x1A6C) /* RingBIST DAT通道未接收高位计数器 */

/* sllc_phy_regs Base address of Module's Register */
#define CSR_SLLC_PHY_REGS_BASE                     (SLLC_CFG_BASE_ADDR)

/******************************************************************************/
/*                      sllc_phy_regs Registers' Definitions                            */
/******************************************************************************/

#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_ASYNC_MODE_CFG_REG           (CSR_SLLC_PHY_REGS_BASE + 0x4400) /* SLLC PHY Rx异步处理模式配置动态配置（请参考FS中的流程说明） */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_ASYNC_MODE_SWITCH_PERIOD_REG (CSR_SLLC_PHY_REGS_BASE + 0x4404) /* SLLC PHY Rx异步处理模式切换时间配置静态配置 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_TRAIN_CFG0_REG               (CSR_SLLC_PHY_REGS_BASE + 0x4500) /* SLLC PHY Rx源同步FIFO相关配置动态配置（请参考FS中的流程说明）注意：如果SLLC PHY RX工作在“源同步FIFO模式”，禁止重复配置phy_rx_train_start为1。 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_TRAIN_CFG1_REG               (CSR_SLLC_PHY_REGS_BASE + 0x4504) /* SLLC PHY Rx源同步FIFO工作模式配置静态配置 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_TRAIN_CFG2_REG               (CSR_SLLC_PHY_REGS_BASE + 0x4508) /* SLLC PHY Rx源同步FIFO工作模式配置静态配置 */
#define CSR_SLLC_PHY_REGS_SLLC_INT1_SRC_REG                        (CSR_SLLC_PHY_REGS_BASE + 0x4810) /* 原始中断状态（屏蔽前）此处的中断都认为是致命错误（FE中断）。 */
#define CSR_SLLC_PHY_REGS_SLLC_INT1_MSK_REG                        (CSR_SLLC_PHY_REGS_BASE + 0x4814) /* 中断屏蔽动态配置软件在上电复位后，请先清中断，再关闭中断屏蔽。 */
#define CSR_SLLC_PHY_REGS_SLLC_INT1_ST_REG                         (CSR_SLLC_PHY_REGS_BASE + 0x4818) /* 中断状态（屏蔽后） */
#define CSR_SLLC_PHY_REGS_SLLC_INT1_CLR_REG                        (CSR_SLLC_PHY_REGS_BASE + 0x481C) /* 中断清除动态写1清零软件在上电复位后，请先清中断。 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_CNT_EN_REG                      (CSR_SLLC_PHY_REGS_BASE + 0x5040) /* DFX配置动态配置 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_CNT_CLR_REG                     (CSR_SLLC_PHY_REGS_BASE + 0x5044) /* DFX配置（该寄存器只在样片定位时使用，其他时候请不要配置）动态配置 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_DATA_SEL_REG                    (CSR_SLLC_PHY_REGS_BASE + 0x5400) /* SLLC PHY Rx相关状态 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_TX_ASYNC_FIFO_ST_REG            (CSR_SLLC_PHY_REGS_BASE + 0x5444) /* SLLC PHY Tx中，低带宽模式下用于异步转换的异步FIFO */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_ST_REG                       (CSR_SLLC_PHY_REGS_BASE + 0x5500) /* SLLC PHY Rx相关状态 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_ASYNC_FIFO_ST_REG            (CSR_SLLC_PHY_REGS_BASE + 0x5544) /* SLLC PHY Rx中，异步FIFO模式下用于异步转换的异步FIFO，分别对应4条Lane。 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_ALIGN_FIFO_ST_REG            (CSR_SLLC_PHY_REGS_BASE + 0x5548) /* SLLC PHY Rx中，源同步FIFO模式下用于Per Lane Deskew的Align FIFO，分别对应4条Lane。 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_LANE0_VALID_ERR_CNT_REG      (CSR_SLLC_PHY_REGS_BASE + 0x55C0) /* PHY Rx Lane0中的3bit valid出现异常的次数不受sllc_phy_cnt_en控制受sllc_phy_cnt_clr控制计满保持 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_LANE1_VALID_ERR_CNT_REG      (CSR_SLLC_PHY_REGS_BASE + 0x55C8) /* PHY Rx Lane1中的3bit valid出现异常的次数不受sllc_phy_cnt_en控制受sllc_phy_cnt_clr控制计满保持 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_LANE2_VALID_ERR_CNT_REG      (CSR_SLLC_PHY_REGS_BASE + 0x55D0) /* PHY Rx Lane2中的3bit valid出现异常的次数不受sllc_phy_cnt_en控制受sllc_phy_cnt_clr控制计满保持 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_LANE3_VALID_ERR_CNT_REG      (CSR_SLLC_PHY_REGS_BASE + 0x55D8) /* PHY Rx Lane3中的3bit valid出现异常的次数不受sllc_phy_cnt_en控制受sllc_phy_cnt_clr控制计满保持 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_TRAIN_ST_REG                 (CSR_SLLC_PHY_REGS_BASE + 0x5600) /* SLLC PHY Rx源同步FIFO相关状态 */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_TRAIN_SYNC_ST_REG            (CSR_SLLC_PHY_REGS_BASE + 0x5604) /* SLLC PHY Rx源同步FIFO相关状态（读时钟域对sync信号的周期计数） */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_TRAIN_LATENCY_ST_REG         (CSR_SLLC_PHY_REGS_BASE + 0x5608) /* SLLC PHY Rx源同步FIFO相关状态（LATENCY相关） */
#define CSR_SLLC_PHY_REGS_SLLC_PHY_RX_TRAIN_STALL_ST_REG           (CSR_SLLC_PHY_REGS_BASE + 0x560C) /* SLLC PHY Rx源同步FIFO相关状态（STALL相关） */

#endif // __HI1823E_REG_OFFSET_H__
